前者是设定整个clock的latency对齐，后者是设定某几个sink对齐。