[attach]20[/attach]
如上图所示，要使得PHY到IO的data delay尽量相等，可以考虑从上到下在PHY和IO之间加四级inverter，第一级紧贴PHY的output pin，以防止PHY的.lib不准引起的delay偏差，第二级平行移至endpoint中间，再对称分四条path出来，再各path各分两条，之后再各分一条，至endpoint时，各path的距离完全相等。