← 返回列表  |  首页

作者: 走来走去 | 时间: 2026-11-06 11:30:59 | 访问: 15 [更新状态: 成功 (+1)]

================================================================================
                     ATE (Automatic Test Equipment) 介绍
================================================================================

1. 定义
--------------------------------------------------------------------------------
**ATE** 是 **Automatic Test Equipment**（自动测试设备）的缩写。

它是一种高度精密、自动化的电子测试仪器系统，用于在芯片制造完成后
（Post-Silicon），对集成电路（IC）进行功能验证、性能测试和缺陷筛选。
它是连接芯片设计与最终产品之间的关键质量控制关卡。


2. ATE 的主要组成部分
--------------------------------------------------------------------------------
一个典型的 ATE 系统通常包含以下核心组件：

A. 测试头 (Test Head)
   - 直接与被测器件（DUT, Device Under Test）连接的部分。
   - 通过探针卡（Probe Card，用于晶圆测试 Wafer Sort）或测试插座
     （Socket，用于成品测试 Final Test）接触芯片引脚。
   - 包含引脚电子单元（Pin Electronics），负责发送信号和接收响应。

B. 主控计算机 (Controller)
   - 运行测试程序（Test Program），控制整个测试流程。
   - 分析从 DUT 返回的数据，判断芯片是否通过测试（Pass/Fail）。

C. 资源模块 (Resources)
   - **PMU (Parametric Measurement Unit)**：测量电压、电流等直流参数，
     检查漏电、短路等物理缺陷。
   - **DPS (Device Power Supply)**：为芯片提供稳定的工作电源。
   - **Digital Channels**：高速发送和接收数字信号（0/1），用于逻辑功能测试。
   - **RF/Analog Instruments**：用于射频或模拟信号的生成与分析（针对混合信号芯片）。


3. ATE 在 DFT（可测试性设计）中的角色
--------------------------------------------------------------------------------
在芯片设计阶段引入的 DFT 结构（如扫描链、BIST、OCC 等），其最终目的都是
为了让 ATE 能够高效地测试芯片。

A. 执行扫描测试 (Scan Test)
   - ATE 向芯片的扫描输入端（SI）施加由 ATPG 工具生成的测试向量。
   - ATE 捕获扫描输出端（SO）的数据，并与预期结果比对，以检测制造缺陷
    （如 Stuck-at Fault）。

B. 提供时钟源
   - 在传统测试中，ATE 直接向芯片提供测试时钟。
   - 但在高速芯片中，由于 ATE 通道带宽限制和时序抖动问题，现在更多依赖
     芯片内部的 **OCC (On-Chip Clocking)** 来生成高频时钟。ATE 只提供参考
     低频时钟或触发信号。

C. At-Speed Testing (全速测试)
   - ATE 用于验证芯片是否能在标称频率下正常工作。
   - 对于跨时钟域路径，ATE 需要精确控制不同时钟域的相位关系，或者依赖内部
     PLL/OCC 来同步。


4. ATE 与芯片设计的交互
--------------------------------------------------------------------------------

A. 测试向量加载
   - DFT 工具（如 TetraMAX, Modus）生成的 ATPG 向量会被转换为 ATE 能识别
     的格式（如 STIL, WGL）。

B. 时序约束
   - 在设计阶段，工程师需要考虑 ATE 的驱动能力（Drive Strength）和负载模型
     （Load Model），确保测试模式下的时序能够收敛。

C. 成本考量
   - ATE 测试时间越长，单颗芯片的测试成本越高。
   - 因此，高效的 DFT 架构（如压缩扫描 Scan Compression）旨在减少需要传输
     到 ATE 的数据量，从而缩短测试时间，降低生产成本。


5. 总结
--------------------------------------------------------------------------------
**ATE 是芯片的“体检医生”**。

- 它利用 DFT 结构（如扫描链、BIST、OCC）来快速、准确地判断芯片是好是坏。
- 没有 ATE，大规模生产的芯片将无法保证质量。
- 而没有良好的 DFT 设计，ATE 将无法有效地检测出芯片内部的微小缺陷。

ATE 的性能和效率直接决定了芯片的良率（Yield）和上市成本。

================================================================================

搜索