| 301 |
2007-11-14 12:28:18 |
蛇形电阻的另一个技巧 2007Sync
|
|
|
| 302 |
2007-11-13 12:39:16 |
避免手工更改数字版图 2007Sync
|
|
|
| 303 |
2007-11-12 12:27:18 |
压摆率slew rate 2007Sync
|
|
|
| 304 |
2007-11-10 01:00:02 |
数字模块和模拟模块的电源隔离 2007Sync
|
|
|
| 305 |
2007-11-08 12:27:49 |
版图空白处可留探针点 2007Sync
|
|
|
| 306 |
2007-11-07 12:00:03 |
电源圈顺序 2007Sync
|
|
|
| 307 |
2007-11-06 12:04:45 |
每日一词：convolution卷积 2007Sync
|
|
|
| 308 |
2007-11-05 14:55:28 |
蛇形电阻单元大小的选择 2007Sync
|
|
|
| 309 |
2007-11-02 12:13:47 |
LEF文件的覆盖与保留 2007Sync
|
|
|
| 310 |
2007-11-01 12:15:19 |
混合信号芯片的电源圈顺序 2007Sync
|
|
|
| 311 |
2007-10-31 12:11:34 |
什么是cascode管 2007Sync
|
|
|
| 312 |
2007-10-30 12:18:45 |
让SE高亮显示单元和连线 2007Sync
|
|
|
| 313 |
2007-10-29 12:12:01 |
Cadence将图打印成ps文件的方法 2007Sync
|
|
|
| 314 |
2007-10-26 17:24:46 |
ESD电源开糟的一个小技巧 2007Sync
|
|
|
| 315 |
2007-10-24 12:09:01 |
Digital电源线用多宽 2007Sync
|
|
|
| 316 |
2007-10-23 12:10:10 |
ADC取样传输门用“大头”的一种解释 2007Sync
|
|
|
| 317 |
2007-10-22 13:41:45 |
小贴士：版图中辅助层的使用 2007Sync
|
|
|
| 318 |
2007-10-21 22:36:14 |
轨对轨运放电路举例 2007Sync
|
|
|
| 319 |
2007-10-19 12:08:31 |
DEEP NWELL的作用 2007Sync
|
|
|
| 320 |
2007-10-18 12:08:36 |
布局优先还是连线优先 2007Sync
|
|
|
| 321 |
2007-10-17 15:02:39 |
预留OPTION CELL的连线 2007Sync
|
|
|
| 322 |
2007-10-16 12:10:42 |
版图工程师拿到的netlist有什么用 2007Sync
|
|
|
| 323 |
2007-10-15 12:57:44 |
弄懂线路原理对画版图的重要性 2007Sync
|
|
|
| 324 |
2007-10-12 12:12:06 |
DIVA排除LVS错误的一个小窍门 2007Sync
|
|
|
| 325 |
2007-10-11 12:44:24 |
电流镜和差分对的画法 2007Sync
|
|
|
| 326 |
2007-10-10 13:03:29 |
Stream In时技术库的写权限 2007Sync
|
|
|
| 327 |
2007-10-09 11:07:35 |
熟记各模块版图布局 2007Sync
|
|
|
| 328 |
2007-10-08 12:07:47 |
更好地利用旧版图 2007Sync
|
|
|
| 329 |
2007-09-30 22:10:05 |
比较器电流偏置的影响 2007Sync
|
|
|
| 330 |
2007-09-29 17:33:13 |
SE自动加载环境变量 2007Sync
|
|
|
| 331 |
2007-09-28 13:15:19 |
混合信号集成电路chip plan的小思考 2007Sync
|
|
|
| 332 |
2007-09-27 13:49:56 |
数字PR中的feed cell类型 2007Sync
|
|
|
| 333 |
2007-09-21 15:56:12 |
什么是集成电路版图 2007Sync
|
|
|
| 334 |
2007-09-20 21:08:09 |
SE的一些细节问题 2007Sync
|
|
|
| 335 |
2007-09-19 14:33:08 |
关于SE命令变灰 2007Sync
|
|
|
| 336 |
2007-09-18 17:04:09 |
PR中时钟树相关的几个概念 2007Sync
|
|
|
| 337 |
2007-09-17 12:25:24 |
用perl批处理diva的ext和drc 2007Sync
|
|
|
| 338 |
2007-09-16 14:14:58 |
注意版图中电容的串并联关系 2007Sync
|
|
|
| 339 |
2007-09-13 15:31:39 |
SE的几个版本简述 2007Sync
|
|
|
| 340 |
2007-09-12 13:52:17 |
（补充）SE所需要的文件 2007Sync
|
|
|
| 341 |
2007-09-11 12:39:01 |
CMOS工艺中浮阱的处理 2007Sync
|
|
|
| 342 |
2007-09-10 17:36:27 |
标准数字逻辑门的习惯表述 2007Sync
|
|
|
| 343 |
2007-09-09 11:07:32 |
改版时应该注意的一个小问题 2007Sync
|
|
|
| 344 |
2007-09-06 16:09:37 |
芯片Bonding图 2007Sync
|
|
|
| 345 |
2007-09-05 15:16:17 |
宽metal开槽的两个解释 2007Sync
|
|
|
| 346 |
2007-09-05 09:02:27 |
芯片改版的前期准备 2007Sync
|
|
|
| 347 |
2007-09-04 12:16:54 |
运放版图的布局有哪些讲究 2007Sync
|
|
|
| 348 |
2007-09-03 12:14:38 |
数模混合版图中数字外圈该打substrate con吗 2007Sync
|
|
|
| 349 |
2007-09-02 14:36:05 |
当心数字电路中的传输门逻辑 2007Sync
|
|
|
| 350 |
2007-08-30 11:36:57 |
倒角图形不宜使用“Layer Gen...”命令 2007Sync
|
|
|
| 351 |
2007-08-29 17:56:57 |
通过自定义命令文件加快DRC进度 2007Sync
|
|
|
| 352 |
2007-08-29 12:07:07 |
Layout空白处ESD保护管周围不宜填充MOS电容 2007Sync
|
|
|
| 353 |
2007-08-28 17:37:13 |
排除LVS错误的一个步骤 2007Sync
|
|
|
| 354 |
2007-08-28 12:12:14 |
数字PR中利用率低的一个好处 2007Sync
|
|
|
| 355 |
2007-08-27 12:18:13 |
SE的初始化宏命令 2007Sync
|
|
|
| 356 |
2007-08-26 20:23:10 |
ADC中电荷采集电路单独画出 2007Sync
|
|
|
| 357 |
2007-08-25 14:24:28 |
电阻串宜用二铝连接 2007Sync
|
|
|
| 358 |
2007-08-24 17:07:17 |
运行整片chip LVS的思路 2007Sync
|
|
|
| 359 |
2007-08-23 18:09:47 |
电源和地short的判断 2007Sync
|
|
|
| 360 |
2007-08-23 12:15:47 |
注意Verilog中的保留字 2007Sync
|
|
|
| 361 |
2007-08-22 12:04:55 |
IO准备的补充说明 2007Sync
|
|
|
| 362 |
2007-08-20 17:22:09 |
数字PR前作好IO准备 2007Sync
|
|
|
| 363 |
2007-08-20 17:14:40 |
版图中空白处的利用 2007Sync
|
|
|
| 364 |
2007-08-19 16:54:14 |
ADC中电容的补充说明 2007Sync
|
|
|
| 365 |
2007-08-17 16:53:35 |
芯片的Seal Ring简介 2007Sync
|
|
|
| 366 |
2007-08-16 19:35:06 |
数字PR标准单元可能会存在的问题 2007Sync
|
|
|
| 367 |
2007-08-15 17:15:37 |
DIVA规则文件的编写 2007Sync
|
|
|
| 368 |
2007-08-14 16:55:49 |
数字PR中电源（地）OPTION的处理 2007Sync
|
|
|
| 369 |
2007-08-13 12:25:46 |
自动布局较大规模数字电路的进度安排 2007Sync
|
|
|
| 370 |
2007-08-12 11:18:42 |
再谈模拟版图中BAND GAP和振荡器的关系 2007Sync
|
|
|
| 371 |
2007-08-10 17:17:22 |
被忽略的Yank功能 2007Sync
|
|
|
| 372 |
2007-08-09 15:57:44 |
ESD限流电阻的画法 2007Sync
|
|
|
| 373 |
2007-08-08 16:05:19 |
先删除错误提示，再更正版图 2007Sync
|
|
|
| 374 |
2007-08-08 16:01:30 |
PATH慎用45度角 2007Sync
|
|
|
| 375 |
2007-08-08 13:26:58 |
版图中电源线的布局 2007Sync
|
|
|
| 376 |
2007-08-07 16:28:15 |
浅谈ADC中电阻电容的画法 2007Sync
|
|
|
| 377 |
2007-08-07 12:38:06 |
用SE产生L型的CHIP PLAN 2007Sync
|
|
|
| 378 |
2007-08-06 11:17:29 |
从Cadence的schematic导出门级verilog的方法 2007Sync
|
|
|
| 379 |
2007-08-05 16:10:29 |
注意版图中的changedlayer层 2007Sync
|
|
|
| 380 |
2007-08-05 15:07:22 |
减小DRC运行时间的一个小技巧 2007Sync
|
|
|
| 381 |
2007-08-03 14:50:26 |
Apollo ECO详解 2007Sync
|
|
|
| 382 |
2007-08-03 14:47:36 |
如何使用Apollo 2007Sync
|
|
|
| 383 |
2007-08-03 14:35:01 |
Dracula布局验证简易幻灯 2007Sync
|
|
|
| 384 |
2007-08-02 22:43:27 |
先做DRC还是先做LVS？ 2007Sync
|
|
|
| 385 |
2007-08-02 11:26:58 |
芯片中LED(LCD)驱动管在layout上的考虑 2007Sync
|
|
|
| 386 |
2007-08-01 12:48:48 |
常用的PCELL 2007Sync
|
|
|
| 387 |
2007-07-31 17:14:03 |
被冤枉的DIVA 2007Sync
|
|
|
| 388 |
2007-07-30 17:03:41 |
对称性线路用DIVA验证可能出现的错误 2007Sync
|
|
|
| 389 |
2007-07-29 21:33:43 |
DIVA LVS错误的DEBUG 2007Sync
|
|
|
| 390 |
2007-07-28 19:47:02 |
手动布局数字电路的思路 2007Sync
|
|
|
| 391 |
2007-07-27 17:27:30 |
数模混合芯片的chip plan考虑 2007Sync
|
|
|
| 392 |
2007-07-26 17:40:54 |
不可轻信DIVA的LVS结果 2007Sync
|
|
|
| 393 |
2007-07-25 14:28:23 |
浅谈模拟版图中带隙基准与振荡器的关系 2007Sync
|
|
|
| 394 |
2007-07-24 10:30:08 |
BandGap带隙基准中pnp及电阻的画法 2007Sync
|
|
|
| 395 |
2007-07-23 19:14:45 |
一张Band Gap的画法示例 2007Sync
|
|
|
| 396 |
2007-07-23 10:24:03 |
如何产生pcell及其参数简介 2007Sync
|
|
|
| 397 |
2007-07-22 11:02:43 |
Cadence参数化单元（PCell）的使用 2007Sync
|
|
|
| 398 |
2007-07-21 10:43:07 |
清华大学微电子所layout幻灯片 2007Sync
|
|
|
| 399 |
2007-07-20 18:22:23 |
几种常见比较器线路 2007Sync
|
|
|
| 400 |
2007-07-19 16:49:57 |
unix中自动运行Dracula的shell script 2007Sync
|
|
|